靜電放電敏感度測試ANSI/ESD STM5.1—2001(3-2)-SMT服務網

        <p id="dfbd5"><del id="dfbd5"><mark id="dfbd5"></mark></del></p>

        設為首頁 加入收藏
        用戶名: 密碼: 個人會員 企業會員
        忘記密碼 免費發布信息 廣告服務
        供求 企業 配件 文章 新聞 資料 原廠 視頻
        信息搜索:
        網站首頁 企業信息 行業新聞 供求信息 人才市場 原廠配件 配件超市 資料中心 技術文章 視頻信息 DEK論壇  
          您的位置: SMT服務網 >> 技術文章 >> ESD防靜電 >> 靜電放電敏感度測試ANSI/ESD STM5.1—2001(3-2)
        文章分類  
        ·行業標準(303)
        ·基礎知識(429)
        ·PCB技術(642)
        ·印刷技術(98)
        ·焊接技術(360)
        ·檢測技術(95)
        ·品質技術(221)
        ·錫膏紅膠(171)
        ·車間管理(55)
        ·ESD防靜電(55)
        ·PTH與波峰焊(59)
        ·封裝及底部填充(168)
        ESD防靜電 >> 靜電放電敏感度測試ANSI/ESD STM5.1—2001(3-2)

        靜電放電敏感度測試ANSI/ESD STM5.1—2001(3-2)

        文章來源:SMTedit     發布時間:2009-9-18 9:21:00     發布時間:2009-9-18 9:21:00  【關閉】

        7.鑒定和驗證程序

        7.1 HBM ESD測試器和測試固定板鑒定程序

        HBM ESD測試器鑒定,必須確保峰值短路電流(1ps)波形的完整性,如圖2a,2b和3中所示。
        對于最初鑒定,在測試固定板上的每個插座都要進行。

        對于測試器的再鑒定,它僅需使用最高插腳數據的事宜 一個肯定夾緊插座的測試固定板。全部其他的肯定夾緊測試固定板,當它們在使用時,將按第8.1.2節檢查。

        7.1.1 核對測試固定插腳的電氣連接.

        7.1.2新測試因定板的鑒定

        7.1.2.1 對每個插座,識別出插座插腳到達脈沖發生電路的最短配線路徑,把這個插腳連接到終端B.依次連接每個插座的另一個插腳到終端A.使用短路線,加上±1000伏特脈沖.全部波形參數應不超出圖2a和圖3所規定的極限.

        7.1.3 現有測試固定板的鑒定.

        7.1.3.1 為每個在測試因定板上的測試插座規定相關的插腳對,識別出從脈沖發生器電路到測試插座具有最短配線路徑的插座插腳,連接這個插腳到終端B.識別出從脈沖發生器電路到ESD 壓力插座具有長配線路徑的插腳,連接這個插腳到終端A.作為選擇此相關的插腳對,可能在以前機器模型(MM)測試的暑假被確定過.(參見 ESD-S5.2)

        7.1.3.2在相關的插腳對之間加短路線,連接終端A和終端B.把電流傳感器圍繞短路線放置,實際中接近終端B,注意在圖1中的極性顯示.

        I 對肯定夾緊插座,插入短路線,在插座插腳之間連接A和B.

        II 對非肯定夾緊插座,加短路線到測試固定件的插座插腳之間連接終端A和B.此連接點將盡可能接近測試插座插腳.

        7.1.3.3應用5正和5負的脈沖.在1000伏特、2000伏特和4000伏特觀察波形。校驗波形的全部參數是否符合圖2a的規定。

        7.1.3.4以500歐姆電阻代替短路線。電阻末端的導線將穿過電流傳感器連接到B,注意顯示在圖1中的極性。

        7.1.3.5在1000和4000伏特觀察正和負的波形。校驗小型的全部參數是否符合圖3的規定。

        7.1.3.6將示波器的水平時間標度設定為每區分1毫秒。使用短路線,啟動任何寄生脈沖小于主脈沖振幅15%的脈沖和校驗。

        7.2波形驗證程序

        使用下列程序校驗波形.

        7.2.1核對測試插座固定板上所有插腳的電氣連接.

        7.2.2在相關的插腳對之間輥上短路線.把電流傳感器圍繞短路線放置,實際中接近終端B,注意圖1中的極性顯示.

        7.2.3使用短路線,在1000和4000伏特(或者對要測試的壓力級別)校驗正和負兩者的波形.如果測試必須在4000V以上運行,即在8000V,校驗波形.校驗波形的全部參數應符合圖2a的規定.

        7.2.4將示波器的水平時間標度設定為每區分1毫米.啟動任何寄生脈沖小于主脈沖振幅15%的脈沖和校驗.

        7.3維護之后的波形驗證

        測試器在任何的修理和維護之后按制造者推薦和第7.1節,校驗波形的全部參數應符合圖2a規定.

        8.ESDS 測試要求和程序

        8.1測試要求

        8.1.1元件的裝卸.在測試之前、之呂和之后裝卸元件的暑假,ESD損害防護程序。

        8.1.2 必需的波形檢查。校驗波形完整性(在第7.2節描述),使用短路線在±1000伏特或按電壓級別測試.對規定的相關插腳對,按第7.1.3節所指示,進行波形的完整性檢查。

        對肯定夾緊插座,在測試固定板每次變更時,此項波形檢查是必需的. 對所有其他類型的插座,此項波形檢查推薦進行.

        如果必須移動測試固定板和置換一個帶肯定夾緊插座的測試固定板,來幫助波形測量,至少對每一次變動都要校驗波形.如果對幾次連續的檢查,觀察到波形沒有改變,可以在波形檢查之間使用較長的周期。然而,如果在全部ESD電壓 測試之后,波形不再符合規定的界限,應考慮前面滿意的波形檢查是無效的.

        如果ESD電壓測試運行在連續的轉換中,波形檢查在一次轉換結束時,也可作為是以下轉換的初始檢查.

        8.1.3高電壓放電路徑檢查.在每天開始ESD電壓測試時,使用測試器制造者推薦的程序,測試高電壓放電路徑和全部關聯電路。如果發現任何故障,不再使用損壞的帶有插座的放電路徑進行測試.修理測試器,然后按第7.3節重新取得資格.

        8.1.4元件靜態和動態測試.在ESD測試之前和之后,進行元件的全部靜態和動態參數數據測試,以確定元件是否已經損壞.在測定元件ESD耐壓的時候,插腳泄漏電流可能是唯一的指示.但以插腳泄漏作為元件失效的唯一標準是不充分的,尤其是對于復雜的集成電路.

        8.1.5插腳組合.

        使用于全部集成電路ESD耐壓測試的插腳組合,給出定在表2和第8.1.5.1節中.

        插腳組合(n)是插腳組合的總數.這個從元件到無件的改變,取決于同樣名稱電源插腳編號的集合.表2中的Vps(i)是任何同樣名稱的電源或接地插腳組(例如Vcc、Vss、Bdd、模擬地、數字式地等等),在芯片上或在管殼內部是金屬連接的(小于2歐姆)。經芯片片基、或電位阱、或相互電氣絕緣的同樣名稱插腳之間有阻抗連接(超過2歐姆),為了測試被除數認為是分開的組。(也就是說,如果二個插腳的標記是Vcc,但卻不是金屬的小于2歐姆的芯片或管殼內部連接,他們將看作是明顯分開的Vps(I)組。)

        僅僅提供電流到界面、或到其他插腳的那些插腳將被認為是電源插腳。如Vcc、Vdd、地、Vss、Vee、±Vs和-Vs被認為是電源供給插腳。這些插腳通過其他插腳周圍接近的界面這一路徑提供電流給輸入和輸出緩沖。

        如偏移調整、校正、時鐘、控制、地址、數據、Vref|、未連接(NC)、輸出和輸入這樣的插腳,被認為是非電源供給插腳。舉例來說,一個編程電源插,通常叫做Vpp,將被認為是一個非電源供給插腳,因為它不對任何其他插腳的界面提供電流,也不是任何非電源插腳的兩極管降壓叫源。

        對插腳組合進一步的澄清,見附錄A中的例子。為了ESD耐壓測試,用于全部有源和無源分立元件和元件陣列的插腳組合,給定在第8.1.5節中。

        8.1.5.1 對于全部分立元件和元件陣列的插腳組合包括無源的和有源的元件).全部可能的插腳對組合(一個插腳到終端A,另一個到終端B)不考慮插腳的功能.

        8.2HBM 分級和ESD壓力測試程序

        元件依照他們的HBM ESD耐壓分類.按照下面的程序在ESD壓力測試.允許使用表3中任何的電壓級別作為開始的電壓級別.如果需要,三個新的元件可以使用各自的電壓水平或插腳組合。這將排除任何步進壓力使之變強的效果,和減少由于在電源插腳上累積的電壓造成早期失效的可能性。然而,如果是一個強調各自壓力級別的三個元件的單一組合,那么要避免可能的ESD脆弱窗口傷害,推薦不要錯過任何的壓力步進方式.

        ESD分級測試被認為對元件是破壞性的,即使不發生元件失效.

        表2 全部數字、模擬和混合集成電路的插腳組合

        插腳組合

        個別地連接到終端A

        連接到終端B

        不固定的插腳
        (不連接)

        1

        每次全部插腳,連接到終端B的插腳除外

        Vps(1)
        [第一電源插腳]

        全部插腳,在測試中的插腳(PUT)和Vps(1)
        [第一電源插腳]除外

        2

        每次全部插腳,連接到終端B的插腳除外

        Vps(2)
        [第二電源插腳

        全部插腳, PUT和Vps(2)
        [第二電源插腳]除外

        i

        每次全部插腳,連接到終端B的插腳除外

        Vps(i)
        [第i電源插腳
        [1,2,……I]

        全部插腳,PUT和Vps(i)除外

        n-1

        每次全部插腳,連接到終端B的插腳除外

        Vps(n-1)

        全部插腳, PUT和Vps(n-1)除外

        n

        每次全部非Vps(i)插腳

        全部其他非Vps(i)插腳,連接到終端A的插腳除外
        [第一電源插腳

        全部Vps(i)插腳

        表3 HBM ESD 壓力級別

        壓力級別

        等值充電(±)電壓
        Vp(伏特)


        1

        250

        2

        500

        3

        1000

        4

        2000

        5

        40000

        6

        8000(任意的)

        注2:一個元件可能在4000V通過從早到晚 在2000V失效,這叫做一扇元件失效窗口。為了避免這個失效窗口,推薦元件按表3中的規定,在各自的分類級別測試。

        使用下列程序對元件分類:

        8.2.2 測試最少有三個全部指定靜態和動態參數數據的元件樣品。8.2.2從表3確定開始加壓的電壓級別。按第8.1.5節所述選擇第一個插腳組合測試。

        8.2.3 加一個正的和一個負的脈沖到元件。在脈管炎沖之間允許最小為0.3秒的間隔。按第8.1.5節所述,對所有其他的插腳組合重復這一過程。

        注3:每極性一個脈沖是對以前5.1HBM 標準(1991、1993)的一項重要改變,以前是每極性三個脈沖。

        8.2.4 對每個元件測試全部靜態和動態參數數據并記錄各自的結果。參數和功能測試必須在室溫進行。如果需要在多溫度下測試,應首先在最低的溫度進行。

        如果三個元件全部通過規定的參數數據,重復第8.2.3節的步驟直到第8.2.4節,使用表3中下一個更高的壓力級別。如果需要,三個新的元件可以使用各自的電壓級別或插腳組合。

        8.2.5 如果一個或更多的元件失效,使用三個新的元件,在一個較低的壓力級別開始,重做ESD壓力測試。如果此元件繼續失效,減少壓力電壓直至表3中的級別1。如果在級別1觀察到任何其他的失效,在這個級別停止全部測試。

         

        上一篇: SMT成功返修的兩個關鍵工藝
        下一篇: 靜電放電敏感度測試ANSI/ESD STM5.1—2001(3-1)
        網站友情鏈接
        電動推桿    電源適配器   企訊網   DEK配件   SMT配件
        服務熱線: 0769-89028015、0769-89028016 FAX: 0769-89028017
        Copyright © 2005 - 2007 SMT服務網 All Rights Reserved
        E-mail:smtcn@smtcn.com.cn 粵ICP備06045836號
        日韩人妻无码A片网页